tech-project
AI 样例
RISC-V 五级流水线 CPU
教学型处理器实现记录
一个教学型 RISC-V 五级流水线 CPU 项目，用项目主页和实现日志记录从取指到冒险处理的全过程。
RISC-VCPUVerilog体系结构
这个成果用于验证 V2/V3 技术博客体系是否能承载一个长期工程项目：
- 项目主页负责说明目标、阶段计划和当前状态。
- 技术笔记记录每一次实现、调试和验证。
- 主题页把 RISC-V、流水线 CPU 等知识线索串联起来。
- 成果页负责在阶段结束时沉淀可展示的总结。
当前阶段重点不是追求复杂 CPU，而是把每个模块和验证点讲清楚。等项目进入 Cache、分支预测或简单 SoC 阶段后，可以继续新增成果页做阶段封存。