computer-architecture

AI 样例

RISC-V

开放指令集与处理器实现

聚合 RISC-V ISA、流水线 CPU、仿真验证和相关实现笔记。

RISC-Vriscv
ISACPUArchitecture

Topic Brief

主题说明

RISC-V 是当前技术博客板块的第一条长期学习线索。它足够具体,可以从指令格式、汇编、模拟器、RTL 数据通路一路写到流水线、Cache 和简单 SoC。

这个主题页不直接替代项目日志。它主要负责三件事:

  1. 记录这个方向下已经发布的项目、笔记和成果。
  2. 总结阶段性的知识结构,而不是重复每篇文章的细节。
  3. 保存后续要补的阅读资料、实现问题和验证路线。

当前优先级是把一个教学型五级流水线 CPU 跑通,再逐步补齐异常、冒险处理、存储层次和更完整的测试。

Related Works

关联成果

Related Projects

关联项目

Related Notes

关联笔记

Notes & Discussion

主题标注与讨论

主题页适合记录跨文章的问题、待验证假设和后续阅读线索。当前数据仍保存在本浏览器。

我的标注

选中正文中的一句话,点击浮层里的“标注这段”。

讨论